Best Available Copy

公開実用 昭和63-17477

⑲ 日 本 国 特 許 庁 (JP) ⑪実用新案出願公開

® 公開実用新案公報(U) 昭63-17477

@Int_Cl_4			庁内整理番号	母公開 昭和63年(1988)2月5日		
G 06 F 1	1/28 1/04 1/22 3 1/135		-7807-2G 7157-5B -7368-5B 7259-5J	審査請求	未請求	(全 頁)
❷考案の名称	論理波形発生	装置				
	® !		1110084 1(1986)7月18日			
母考 案 者	小野寺	英 典	東京都練馬区旭町1丁 ト内	目32番1号	株式会社ア	ドバンテス

株式会社 アドバンテ

東京都練馬区旭町1丁目32番1号

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

弁理士 草野 卓

勿考 案 者

1.考案の名称

論理波形発生装置

2. 実用新案登録請求の範囲

明

- (1) A. 入力論理波形データをその1 タイムスロッ トずつ位相の異なるn個(nは2以上の整数) の空間に分割し、且つnタイムスロットの有 効期間を有するデータに変換するデータ分割 回路と、
 - B. このデータ分割回路で分割された論理波形 データをクロックに同期して1タイムスロッ ト毎に1回ずつ選択して取出すデータ選択手 段と、
 - C. 1 タイムスロット内で出力したい波形数の クロックが与えられ、このクロックと上記デ 一タ選択手段で選択して取出した論理波形デ - タの論理との一致をとる第1、第2選択手 段と、
 - D. 第1、第2選択手段の出力によりそれぞれ セット、リセットされて論理波形を立成する

フリップフロップと、

によって構成された論理波形発生装置。

3.考案の詳細な説明

「産業上の利用分野」

この考案は例えば半導体集積回路素子を試験する I C テスト装置に利用することができる論理波形発生装置に関する。

「従来技術」

本出願人は「特公昭 59-44648 号公報」において論理波形発生装置を提案した。この論理波形発生装置はクロックを基準として位相及びパルス幅を変更した論理波形を生成する装置であって、この生成した論理波形は論理回路で構成される半導体集積回路を試験する際に試験波形として利用される。

即ち論理回路の試験において被試験論理回路の 複数の端子に各種の異なる論理波形を同時に与え、 これら論理波形間の位相を変化させたときに、被 試験論理回路の出力がどのように変化するかを試 験する場合がある。 この試験のために基準位相に対し各種の位相を持つ論理波形を発生する必要がある。

「特公昭 59-44648 号公報」に開示した論理波形発生装置は第 4 図に示すような構成となっている。

つまり二つの D 形フリップフロップ 1 2 A, 1 2 B とシフトレジスタ 2 5 とによって構成され、被験体の端子に「1」か「0」の何れの論理を与えるかを決める入力論理信号をその 1 タイムスロットずつ位相の異なる n 個(n は 2 以上の整数)の空間に分割し、且つ n タイムスロットの有効期間を有する論理波形に変換する論理波形分割回路 100 と、

二つのシフトレジスタ27,28によって構成され、これら二つのシフトレジスタ27,28に供給される複数のクロックをそれぞれ1タイムスロットずつ位相がずれた n タイムスロットを周期とする n 個のクロック信号に空間分割するクロック分割回路 200 と、

ゲート 3 1, 3 2, 3 3, 3 4 によって構成され分割回路 100 で空間分割された各論理波形によ

ってクロック分割回路 200 で空間分割されたクロック信号の対応する位相のものを取出す論理回路 300 と、

オアゲート 3 5 と 3 6 によって構成され論理回路 300 で取出されたクロック信号を対応するクロックについてそれぞれ時間的に合成する合成回路 400 と、

ゲート 3 7 ~ 4 4 によって構成される波形モー ド設定手段 500 と、

ゲート 5 3 , 5 4 及びゲート 5 5 , 5 6 によって構成され波形モード設定手段 500 から取出される論理波形データとクロックとの一致をとる第 1 、第 2 選択手段 600 Λ , 600 B と、

これら第1、第2選択手段 600 A, 600 Bの出力によりセット及びリセットされて論理波形生成フリップフロップ 59 とによって構成される。

データ端子11から第5図Aに示す所望する論理波形データが入力され、端子13からのクロック(第5図B)はシフトレジスタ25の初段及び次段出力として第5図C及びDに示すように空間

分割される。

これらクロックによって入力端子11の2m番 タイムスロットデータは第5図Eに示すようにフリップフロップ12Aに2タイムスロット保持され、2m+1番タイムスロットデータは第5図F に示すようにフリップフロップ12Bに2タイム スロット保持される。

また端子 1 6 , 2 6 のクロック群 (第 5 図 G , H) も同様に 2 m番タイムスロット及び 2 m + 1 番タイムスロットに空間分割され、クロックは 2 m番タイムスロットではゲート 3 1 , 3 2 で 第 5 図 F の データによりではゲート 3 3 , 3 4 で 第 5 図 F の データによりでれぞれ 制御され、ゲート 3 1 , 3 3 から第 5 図 I , J に示す出力が、またゲート 3 2 , 3 4 から第 5 図 K , L に示す出力がそれぞれ得られる。

ゲート31,33の出力は合成回路400を構成するオアゲート35で、またゲート32,34の出力は同じく合成回路400を構成するオアゲート36でそれぞれ合成される。

ゲート35の出力は波形モード設定手段500を 構成するアンドゲート37,38に、また反転出力が波形モード設定手段500を構成するアンドゲート39,40にそれぞれ供給され、ゲート36 の出力はアンドゲート41,42にそれぞれ供給 される。また反転出力はゲート43,44にそれ ぞれ供給される。ゲート37~44には端子群45 ~52の選択信号がそれぞれ供給され、ゲート37、 39,41,43の一つと、ゲート38,40, 42,44の何れか一つがそれぞれ選択され出力 する波形を設定する。

ゲート 3 7 と 3 9 の出力をアンドゲート 5 3 に、またゲート 4 1 と 4 3 の出力をアンドゲート 5 4 にそれぞれ供給する。

またゲート38と40の出力をアンドゲート55 に、ゲート42と44の出力をアンドゲート56 にそれぞれ供給する。

ゲート 5 3 と 5 5 には端子 1 6 のクロックが遅延回路 5 7 を通じて供給し、ゲート 5 4 と 5 6 には端子 2 6 のクロックが遅延回路 5 8 を通じて供



給される。

遅延回路 5 7, 5 8 はシフトレジスタ 2 7, 2 8 ゲート31~44と53~56における遅れ分の 遅延時間に選定される。

第 1 選択手段 600 A を構成するゲート 5 3, 5 4 の出力によりフリップフロップ59がセットされ、 第2選択手段 600 B を構成するゲート 5 5, 5 6 の出力によりフリップフロップ59がリセットさ れ、フリップフロップ59のQ出力は出力端子23 に供給される。

ここでRZ(Return to Zero)波形を選択し たとすると端子45及び51を高レベルとしてゲ ート37及び42が選択される。2m番タイムス ロットに注目し、入力データが論理「1」であれば ゲート31,32はクロックを通過させる(第5 図1, Kの2m, 2m') このときゲート33,34 はクロックが与えられていないからその出力は 「0」論理である。ゲート31の出力はゲート35, 37を通過し、更にゲート53で対応するクロッ クを通過させ、フリップフロップ59をセットす

る。

ゲート32の出力はゲート36,42を通過し、 ゲート56で対応するクロックを通過させフリッ プフロップ59をリセットする。

従って第 5 図 M に示すような R Z 波形を発生し、もし入力データが「0」であればゲート 3 1 , 3 2 の出力は共に「0」論理であり、フリップフロップ 5 9 の出力も「0」論理に保持されたままである。

2 m + 1 番タイムスロットではフリップフロップ 1 2 A, ゲート 3 1, 3 2 に代わってフリップフロップ 1 2 B, ゲート 3 3, 3 4 が同様に動作する。

この回路構成によればフリップフロップ12A, 12Bの各出力データの有効範囲は2タイムスロットであり、クロック端子16, 26のクロック群の設定も2タイムスロットー taー ta(tsはフリップフロップのセットアップ時間、taはフリップフロップのホールド時間)の間変化させることができる。

一般には論理波形の有効範囲をnTi(nは空間分



割数、Tiは1タイムスロットの時間)とすることができ、クロック群の設定範囲はフリップフロップ59のセット、リセットの最小パルス幅をTsRとすると、nTi-TsRとなる。従って装置を高速化した場合でもnの値を最適に選定すればクロック群の設定範囲を所望する値にすることができる。「考案が解決しようとする問題点」

先に提案した論理波形発生装置は確かに位相の 設定範囲を拡張できる点で優れている。

然るに技術の進展に伴って被験体となるICの中で1タイムスロット内で質数の論理波形を要求するものが出て来た。この要求を満たすが、従来の回路において1タイムスロット内に端子16及び26のそれだ複数のクロックパルスを与えたとすると論理回路300における信号の取出に分れなくなる欠点がある。

つまり 1 タイムスロット内で論理回路 300 を構成するゲートが複数回動作するため例えば 2 m番タイムスロット内に他の例えば 2 m + 1 番タイム

スロットの論理波形データが取出されてしまい、 この2m+1番タイムスロットの論理によって決 まる波形が出力されることになり入力端子11よ り入る論理波形データに従って出力端子23に出 て来る波形を正常に制御することができない不都 合が生じる。

「問題点を解決するための手段」

この考案では上記した論理波形発生装置において、クロック分割回路のクロック入力端子と、第1、第2選択手段を構成するゲートへのクロック入力端子とを切離し、第1、第2選択手段を構成するゲートとクロック分割回路に供給するクロックとを別々に供給できる構造としたものである。

この考案の構成によればクロック分割回路へのクロックの供給は従来の通り n = 2 のときは1 タイムスロット内に2個とし、インターリーグを正常に行えるようにし、これと共に第1、第2選択手段へは1 タイムスロット内で論理波形を発生させるに必要な数のパルスを与えればよい。

このようにすることによってインターリープの

883

状態を狂わせることなく、所望の個数の論理波形 を発生させることができる。

「実施例」

第1図にこの考案の一実施例を示す。図中第4 図と対応する部分には同一符号を付して示す。

この考案においては第1、第2選択手段 600 A と 600 Bを構成するゲート 5 3 ~ 5 6 のクロック 供給端子をクロック分割回路 1 6 A と 2 6 A から 切離し、別に独立してクロック入力端子 1 6 B と 2 6 B に接続した構成としたものである。

この考案の構成においてクロック分割回路 200 のクロック入力端子 1 6 A, 1 6 Bには第 2 図Gn とHiに示すように 1 タイムスロット内で 1 個ずつ の合計で 2 個のクロックパルスを与える。 この 2 個のクロックパルスによってクロック分割回路 200 は従来と同様に 1 タイムスロット内で動作し、 論理回路 300 を構成するゲート 3 1 ~ 3 4 を 1 タ イムスロット内において 1 回の動作に制限することができる。この結果インターリープの状態が狂 りことはなく、入力された論理波形データの順序

に従ってクロックの取出しが実行される。

これに対し第1、第2選択手段 600 Aと 600 B のゲート53と55及び54と56にはクロック入力端子16Bと26Bから第2図G2とH2に示すように1タイムスロット内に発生させる論理波形の数に相当する数のクロックを入力する。この例では1タイムスロット内に3個の論理波形を出力させる場合を示す。

このクロックの入力によって入力される論理波形データがmi番目のタイムスロットで「1」論理であればフリップフロップ 5 9 はクロック G2 と H2によって 3 回セットとリセットを繰返し、出力端子2 3 に第 2 図 M に示すように 3 個の論理波形を出力することができる。

2番目のタイムスロットm2では入力論理波形データは「1」論理であるが、入力端子16Bと26Bに供給するクロックG2とH2を無にすれば出力端子23の出力も無にすることができる。

更に次のタイムスロットm3では入力論理波形データが「0」論理であるためクロックG2とH2が存在

しても出力端子23は無信号とすることができる。 第4番目のタイムスロットm4では入力論理波形 データが「0」論理であり、またクロックG2, H2も 無であるから出力端子23も無信号とすることが できる。

第5番目のタイムスロットmsでは入力論理波形データが「1」論理となり、またクロックG2とH2も存在するから出力端子23に所望の数の論理波形を出力することができる。従って第1、第2選択手段600 Aと600 Bに供給するクロックの数を所望の数に選定することによって1タイムスロット内で所望の数の論理波形を発生させることができる。

このようにこの考案によればクロック分割回路 200 と第1、第2選択手段 600 Aと 600 Bに供給 クロックを別系統にすることによって第1、第2 選択手段 600 Aと 600 Bに供給するクロックの数 を所望の数に選定することによって1タイムスロット内に所望の数の論理波形を入力論理波形データの論理値に従って出力することができる。

更に第1、第2選択手段 600 Aと 600 Bに供給するクロックをクロック分割回路 200 のクロック入力系統と分けたから選択手段 600 Aと 600 Bに供給するクロックを必要に応じて停止させることができる。

このためにクロックの有無によっても論理波形 の発生と非発生を制御することができる。

第3図にこの考案の他の実施例を示す。この例ではクロック分割回路 200 と論理回路 300 の代わりにゲート群 700 とマルチプレクサ 801 、802 、803 、804 を設け、このゲート群 700 とマルチプレクサ 801 ~804 によってデータ選択手段を構成し、クロック G1 と H1に 同期して論理波形データを選択する。その選択して取出した論理波形データを第1、第2選択手段 600 Aと 600 Bに供給するように構成した場合を示す。

つまりマルチプレクサ 801 ~ 804 はクロック入力端子C にクロックが入力される毎に入力端子 A と B の信号を切替えて出力端子 Q に出力する動作を行う。

ゲート群 700 は入力端子AとBの何れか一方に H論理を与え、出力する波形のモードを設定する。 ゲート群 700 と論理波形データ分割回路 100 との 間に設けた回路 900 は出力する波形の極性を選択 するために設けられた回路である。


この第3図の回路構成によっても第1図と同様 の動作を行うことができる。

4. 図面の簡単な説明

第1図はこの考案の一実施例を示すプロック図、第2図はこの考案の動作を説明するための波形図、第3図はこの考案の変形実施例を示すプロック図、第4図は従来の論理波形発生装置を説明するためのプロック図、第5図はその動作を説明するための波形図である。

100: 論理波形データ分割回路、300, 801~804: データ選択手段、600 A: 第1選択回路、600 B: 第2選択回路、59:フリップフロップ回路。


実用新案登録出願人 株式会社 アドバンテスト 代 理 人 草 野 卓



代别人 非理士 草 野 中

C1 ≅⊠


*



化型人 奔頭出 亞一野 一点


£ .

890




代理人 非理事 斯 斯 斯

≯ 4 図



892

≯ 5 図



This Page Blank (uspto)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

This Page Blank (uspto)